AI 插件生态聚合门户 · 一切皆插件，人人可提效
收录 10,000 个 dsh 插件 · 教程 / 资讯 / 硬件提效工作流 / 合法推广玩法
今日推荐
Daily Pickdsh-verilog-lint
已核验
FPGA 代码提交前自动把关
Verilog/VHDL 代码检查插件：面向 FPGA 开发的静态规则扫描，覆盖可综合风格、跨时钟域与 Latch 隐患，可与 CI 集成实现提交前自动门禁。
查看同类
每日 09:00 更新
插件市场
共 10,000 个插件 · Every capability is a plugin. Every engineer is unlocked.
没有找到匹配的插件，换个关键词试试吧
本周精选
Verified · 人工核验dsh-pcb-helper
核验
PCB 设计者的第一助手
dsh-schematic-review
核验
画完原理图先让它过一遍
dsh-eda-vip
核验
把 EDA 流程搬进对话
dsh-verilog-lint
核验
FPGA 代码提交前自动把关
dsh-bom-assistant
核验
BOM 降本先问它
dsh-esp32-wizard
核验
嵌入式小白 10 分钟上手
dsh-rtos-config
核验
MCU 工程模板一键生成
dsh-modbus-toolkit
核验
工业设备联调好帮手
电子硬件工程师专区
PCB / EDA / 嵌入式 AI 提效工作流 · 元器件与云资源采购攻略 · 配套物料免费领
进入专区 →
云推广大使专区
CPS 玩法科普 · 内容素材库 · 落地页模板 · 合规红线清单，帮你稳定变现
成为大使 →